FPGA 數位邏輯系統設計 作業六

第六章基本暫存器

通訊 4A 0106C033 桑瑋佑

一 實驗目的:

將除頻電路和查表處理相互配合，來設計一個走馬燈控制器。



二 步驟(單號):

頻率表:

CLK	20MHz	Q9	16KHz	Q19	16Hz
Q0	10MHz	Q10	8KHz	Q20	8Hz
Q1	5MHz	Q11	4KHz	Q21	4Hz
Q2	2MHz	Q12	2KHz	Q22	2Hz
Q3	1MHz	Q13	1KHz	Q23	1Hz
Q4	500KHz	Q14	500Hz	Q24	2s
Q5	250KHz	Q15	250Hz	Q25	4s
Q6	125KHz	Q16	125Hz	Q26	8s
Q7	62KHz	Q17	62Hz	Q27	16s
Q8	31KHz	Q18	31Hz	Q28	32s

實驗時， 先用 LoadPGA 程式將 ch06.rbt 的電路檔載入 FPGA 中，由 LED 的顯示狀況就可確認 FPGA 是否正確執行。之後還可以改變走馬燈的參數來調整顯示結果，例如：

1. 改變自由計數器長度來改變顯示週期和速度

2. 改變查表圖案來改變走馬燈型式(由右到左跑)

三 結果:以下為程式碼，為 Ch06.vhd 檔

```
--The IEEE standard 1164 package, declares std_logic, rising_edge(), etc.
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;

--
--*******************************************************
-- CH06 : practise FREQUENCY-DIVIDER (FREE-COUNTER)
--                              designed by Pei-Chong Tang, Jan. 1999
--*******************************************************
--
entity CH06 is
        port
        (       CLK : in    STD_LOGIC;
                XA    : out STD_LOGIC_VECTOR (3 downto 0);
                XB    : out STD_LOGIC_VECTOR (7 downto 0)
        );
end CH06;

architecture CH06_ARCH of CH06 is
        signal Q      : STD_LOGIC_VECTOR (23 downto 0);
        signal CNT : STD_LOGIC_VECTOR (3    downto 0);
begin
--
--*******************************************************
--
-- 24-BIT free counter
--
        process (CLK)
        begin
                if CLK'event and CLK='1' then
                        Q <= Q + 1;
                end if;
```

```
        end process;
        CNT <= Q(22 downto 19);
--
--*******************************************************
-- Look-Up-Table (LUT) control
--
        XA <= not CNT;
        XB <= "11111110" when CNT="0000" else
              "11111100" when CNT="0001" else
              "11111000" when CNT="0010" else
              "11110000" when CNT="0011" else
              "11100000" when CNT="0100" else
              "11000000" when CNT="0101" else
              "10000000" when CNT="0110" else
              "00000000" when CNT="0111" else
              "00000001" when CNT="1000" else
              "00000011" when CNT="1001" else
              "00000111" when CNT="1010" else
              "00001111" when CNT="1011" else
              "00011111" when CNT="1100" else
              "00111111" when CNT="1101" else
              "01111111" when CNT="1110" else
              "11111111";
--
--*******************************************************
-- end of architechture
--
end CH06_ARCH;
```

以下為成果圖

輸出訊號是 0 動作，當輸出為 0 時，LED 燈會亮起，輸出為 1 時熄滅。利用 XB(7~0)驅動 LED 來顯示跑馬燈樣式的動態圖，由右到左跑馬燈動態圖。

四 重點部分:

1. 同步問題在數位邏輯中至關重要，即便專門布線以無延遲方式傳遞 CLK 信號給每個邏輯單元，仍然無法完全保證沒有問題。此外，RST 和 SET 信號通常僅會選擇其中之一來使用。

2. 除頻電路的主要缺點在於其同步性能較差。

3. 自然計數器本質上就是一種除頻電路，加上所有暫存器皆由同一時鐘信號驅動，符合標準的同步邏輯設計。

五 心得:

本週課程進入了暫存器的主題，這部分在數位邏輯設計時曾經接觸過，不過這次進一步理解了暫存器的實際應用場合。也學習到除頻電路和自然計數器的原理，這些之前學過它們的功能，而現在則是在 FPGA 中學會如何靈活運用，並且特別注意同步性的重要性。整體感覺就像是學到的知識逐步與實際需求接軌，現在在學新知識時也會開始思考未來實際運用時可能遇到的挑戰。